Rohde & schwartzSML_SHB_BD1_03 service part 1 电路图.pdf

《Rohde & schwartzSML_SHB_BD1_03 service part 1 电路图.pdf》由会员分享，可在线阅读，更多相关《Rohde & schwartzSML_SHB_BD1_03 service part 1 电路图.pdf（140页珍藏版）》请在收音机爱好者资料库上搜索。

1、1090.3123.24-031 Geschftsbereich Metechnik Servicehandbuch SIGNALGENERATOR R OUTPUT UNLEVELED; OPU1“). MainboardSML 1090.3500.001.10D-1 1.2.4.2 AM-Modulator und Level Preset Modul Level Preset und AM-Modulator im Blockschaltbild 2 Stromlaufblatt 36 und 37 Das Ausgangssignal FSYN des Synthesizers gel

2、angt ber den Verstrker V173 auf das Preset-Pegel- Stellglied V153. Ein zweiter Verstrker (V172) und ein weiteres Pegel-Stellglied (V19) erhhen die Dy- namik auf ca. 40 dB Stellbereich ohne dabei das Breitbandrauschen zu verschlechtern. Die Dmpfung dieser Stellglieder wird durch die Stromverteilung i

3、m Differenzverstrker (V163 und V164) bestimmt. Der 12 Bit-Wandler D107 mit OPAMP N30 erzeugt die Ansteuerspannung, die die Stromverteilung im Differenzverstrker V163 und V164 steuert. Mit der temperaturkompensierten Stromquelle V162 wird ein konstanter Strom fr die Differenzverstrker erzeugt. Das Pr

4、eset-Pegelstellglied sorgt dafr, da trotz Verstrkungsschwankungen von Synthese und Aus- gangsteil der Amplitudenmodulator in seinem optimalen Arbeitspunkt betrieben werden kann. Die intern ber Firmware ablaufende Kalibrierung Level Preset“ ermittelt die Einstellwerte des Presetstellgliedes. Der Ampl

5、itudenmodulator V150/151/152 ist das Stellglied fr die Pegelregelung. Er mu mit seiner Dy- namik den Bereich der elektronischen Absenkung bis 15 dBm Ausgangspegel sicherstellen (kontinu- ierliche Pegelabsenkung ATT_FIXED). Die Stromverteilung im Differenzverstrker V160, V187 wird durch das Signal AM

6、_MOD (siehe Abschnitt 1.2.4.1) gesteuert. Als temperaturkompensierte Strom- quelle fr den Differenzverstrker dient V159. Die Verstrker V171, V170 gleichen die Dmpfungen der Pegelstellglieder aus, um den Signal- Rauschabstand nicht zu sehr zu verschlechtern. EigenschaftenAM-Modulator:Dynamik min. 55

7、dB Gerteeinstellung: 100 MHz, -10 dBm typ. Dmpfung: ca. 20 dB Preset-Stellglied.Dynamik min. 35 dB Gerteeinstellung: 100 MHz, -10 dBm typ. Dmpfung: je Stellglied ca. 15 dB Verstrker BFG21W:UCE = 3.9 V; IE = 60 mA Verstrkung ca. 12 dB 1.2.4.3Abstimmbare Oberwellenfilter Modul Tunable Harmonic Filters

8、 im Blockschaltbild 2 Stromlaufblatt 38, 33 und 31 Die Oberwellen des Signals werden mit zwei abstimmbaren Tiefpassfiltern unterdrckt. Die Umschalt- grenze der beiden Filter liegt bei 255.25 MHz. Oberhalb von 650 MHz werden die Filter mittels eines Bypass-Pfades umgangen (Bit OWFILT_ON). Die Abstimm

9、ung der Filter erfolgt ber Kapazittsdioden (V115-V122 und V131-V142), die mit einer gemeinsamen Spannung abgestimmt werden. Die Steuerspannung wird mit dem 8 Bit-D/A-Wandler U1 und dem OP-AMP N12 erzeugt (Signal OWTUNE, Diagnosepunkt 405 D_OWTUNE). Die intern ber Firmware ablaufende Kalibrierung Har

10、m Filter“ ermittelt die Einstellwerte des D/A- Wandlers. Die Umschaltung der Filter erfolgt mit den Pin-Dioden V25, V31, V226 und V227 (Bit OW2_OW1). Die Ansteuerspannung der Pin-Dioden wird mit N7 erzeugt. SMLMainboard 1090.3500.001.11D-1 EigenschaftenFilter 1:Durchlagrenzfrequenz: abstimmbar ca. 7

11、0 MHz.300 MHz Sperrgrenzfrequenz (30 dB): abstimmbar ca. 150 MHz.450 MHz Durchgangsdmpfungca. 1.5 dB Filter 2:Durchlagrenzfrequenz:abstimmbar ca. 220 MHz.700 MHz Sperrgrenzfrequenz (30dB):abstimmbar ca. 350 MHz.1200 MHz Durchgangsdmpfungca. 1.5 dB Abstimmspannung: OWTUNE: 0 V.21.3 V 5% UmschalterDur

12、chgangsdmpfungca. 0.5 dB Ansteuerspannung (an N7)+8.8 V/-9.5 V 1.2.4.4 Abwrtsmischer mit Pegeldetektor Modul Mixer und Lowpass 100 MHz im Blockschaltbild 2 Stromlaufblatt 39 und 40 Die GaAs-Schalter D101/100 schalten das Ausgangssignal der Oberwellenfilter entweder direkt auf den Ausgangsverstrker o

13、der auf den Abwrtsmischerpfad des Ausgangsteils. Die negativen Steuerspan- nungen der Schalter werden mit den Transistoren V193, V194, V165 und V166 erzeugt. Die Umschal- tung erfolgt mit dem Bit MIX_OFF). Am Mischer B5 wird der Frequenzbereich unter 76 MHz durch Abmischen mit dem 800 MHz-Signal DOW

14、NCONV der Referenz-PLL erzeugt. Nachfolgende Filter unterdrcken speziell den LO und andere unerwnschte Mischprodukte ber 80 MHz. Mit den Powersplittern R1165, R1098, R1099 und R1015 wird ein Teil des Signals vor dem Mischer aus- gekoppelt und einem Pegeldetektor (V179) zugefhrt. Der temperaturkompen

15、sierte und linearisierte Pegeldetektor V179 wird bei Ausgangsfrequenzen kleiner 5 MHz zur Pegelregelung verwendet. Die Logarithmierer N4 und der Verstrker N22 dienen zur Lineari- sierung der Ausgangsspannung des Detektors. Die Linearitt des Detektors wird mit dem digitalen Po- tentiometer D97 abgegl

16、ichen (siehe auch Abschnitt 1.2.4.5). Die frequenzabhngigen Kalibrierwerte werden bei der externen Pegelkorrektur ermittelt und im EEPROM der Baugruppe abgespeichert. Der Verstrker V175 gleicht die Dmpfung des Mischerpfades aus. EigenschaftenSchalter D101/100:Isolation:min. 70 dB Durchgangsdmpfung c

17、a. 1 dB Steuerspannungen:0 V / -6 V Mischer B5:RF-Frequenz800.009 MHz.876 MHz IF-Frequenz9 kHz.76 MHz LO-Frequenz800 MHz, 7 dBm Einfgedmpfungca. 6 dB Powersplitter:Gerteeinstellung Frequenz: 5 MHz Durchgangsdmpfung bei 805 MHz ca. 11 dB Auskoppeldmpfung bei 805 MHz ca. 3 dB Pegeldetektor:Ausgangsspa

18、nnung0 V.5 V Lineare Pegeldynamikca. 30 dB Verstrker V175:UCE = 2.75 V; IE = 65 mA Verstrkung ca. 20 dB (9 kHz.76 MHz) MainboardSML 1090.3500.001.12D-1 1.2.4.5 Ausgangsverstrker mit Pegeldetektor Modul Output Stage und Level Detector im Blockschaltbild 2 Stromlaufblatt 39 und 41 Der 2-stufige Ausgan

19、gsverstrker hebt den Pegel auf etwa 15-23 dBm bei ca. 40 dBc Oberwellenab- stand an. Die Vorstufe V174 ist mit einem bipolaren Transistor (BFG21W), die Endstufe V196 mit einem GaAs-Transistor (HWL30) realisiert. Der Spannungsregler N31/V233 erzeugt die +10 V-OPUB-Versor- gungsspannung fr den Endstuf

20、entransistor V196. Ein festes Tiefpassfilter am Ausgang der Endstufe unterdrckt die Oberwellen ab ca. 1.3 GHz. Um eine mglichst kleine Einfgedmpfung durch den Ausgangsdetektor zu erhalten, ist dieser ber einen Widerstandsrichtkoppler R1353/1166/1146 angekoppelt. Der temperaturkompensierte, linearisi

21、erte Ausgangsdetektor V200 wird bei Frequenzen grer 5 MHz zur Pegelregelung verwendet. Die Logarithmierer N23/24 und der Verstrker N23 dienen zur Linearisie- rung der Ausgangsspannung des Detektors. N27 erzeugt zusammen mit dem digitalen Potentiometer D97 eine variable Spannung, (Signal V_DETTUNE, D

22、iagnosepunkt 413 D_DETTUNE), die zum Ableich der Linearitt der Detektoren dient. Die frequenzabhngigen Kalibrierwerte werden bei der externen Pegelkorrektur ermittelt und im EEPROM der Baugruppe abgespeichert. EigenschaftenVorstufen-Verstrker V174:UCE = 4 V; IE = 60 mA Verstrkung ca. 12 dB Endstufen

23、-Verstrker V196:UDS = 7.8 V; ID = 250 mA Verstrkung ca. 10 dB Ausgangstiefpa:Durchlagrenzfrequenz: 1.25 GHz Sperrgrenzfrequenz (30 dB): 1.6 GHz Widerstandsrichtkoppler:Durchgangsdmpfung: ca. 3 dB Pegeldetektor:Ausgangsspannung: 0 V.5 V lineare Pegeldynamik: ca. 30 dB Tunespannung Detektor:V_DETTUNE

24、= 0 V.2.5 V SMLMainboard 1090.3500.001.13D-1 1.2.5 Modulationsaufbereitung mit LF-Generator 1.2.5.1 Modulationsaufbereitung Modul Modulation Source Control im Blockschaltbild 2 Stromlaufblatt 32, 42 und 45 Die Modulationsaufbereitung besteht aus zwei getrennten Pfaden fr AM und FM/M. Das extern an X

25、114 eingespeiste Modulationssignal kann mit dem Umschalter D85 wahlweise AC- (- ber C627) oder DC-gekoppelt werden. Die Umschaltung zwischen interner, externer oder Zweitonmodulation erfolgt mit den Umschaltern D26, D85 und D86. Bei Zweiton-FM/M-Modulation wird mit dem Schalter D26 die Amplitude des

26、 Modulations-Summen- signals halbiert. Die Umschaltung zwischen FM, AM oder simultaner Modulation erfolgt mit den Umschaltern D26, D85 und D86. Die AM-Hubeinstellung erfolgt mit dem 12 Bit-Wandler D105. Das Ausgangssignal des Hubteilers wird mit N29 auf den Pegelreferenzwert (5 V) addiert. Bei FM/M-

27、Bandwidth = Standard (ca. 100 kHz) wird mit dem Umschalter D16 sowie R814 und C804 das Modulationssignal vorverzerrt, um den PLL-Frequenzgang zu kompensieren. Die intern ber Firmware ablaufende Kalibrierung FM Offset“ kompensiert DC-Offsetspannungen, die auf dem Modulationspfad bis zum AD-Wandler en

28、tstehen. EigenschaftenAM-Pfad:Bandbreite:DC 500 kHz Verstrkung:5 (bei 100% AM) FM/M-Pfad:Bandbreite:DC 500 kHz Verstrkung:1.5 AC-Kopplung:untere Grenzfrequenz: ca. 1 Hz 1.2.5.2 LF-Generator Modul LF-Generator im Blockschaltbild 2 Stromlaufblatt 44 Der LF-Generator liefert eine sowohl im Pegel als au

29、ch in der Frequenz einstellbare Sinusspannung bis max. 1 MHz, die von einem integrierten DDS-Baustein (D94) erzeugt wird. Die Taktfrequenz betrgt 10 MHz und wird von der Referenzschleife abgeleitet. Der Baustein beinhaltet den D/A-Wandler zum Erzeugen des Analogsignals. Nachfolgende Tiefpsse befreie

30、n das Ausgangssignal von Oberwellen und Taktfrequenz. Die Versorgungsspannung des LF-Generators (+3V-LFGEN) wird mit dem Transistor V229 erzeugt. Die Verstrker N26 erzeugen ein Ausgangssignal (LF_INT), das fr die internen Modulationen (AM und FM/M) verwendet wird. Dieser Pegel wird mit dem digitalen

31、 Potentiometer D97 auf 1VSpitze abgeglichen (Kalibrierung LFGen Level). Mit dem D/A-Wandler D103 und nachfolgenden Verstrkern N25 kann das Ausgangssignal an X114 (LF) im Pegel zwischen 1 mV und 4 V variiert werden. MainboardSML 1090.3500.001.14D-1 1.3Ausbau des Mainboards Achtung! Befolgen Sie bitte

32、 genau die Anweisungen der folgenden Abschnitte, damit eine Be- schdigung des Gertes oder eine Gefhrdung von Personen vermieden wird. Be- achten Sie bitte auch die allgemeinen Sicherheitshinweise am Anfang dieses Hand- buchs. Hinweis: Die Baugruppe mu zum Abgleichen nicht ausgebaut oder geffnet werd

33、en! Kalibrierungen, die mit geffnetem Mainboard durchgefhrt werden, knnen un- ter Umstnden die Daten des Gertes verschlechtern. Sie sollten auf jeden Fall beim vollstndig montierten und warmgelaufenen Gert nochmals durchgefhrt werden. Der Rechnerteil auf dem Mainboard besitzt keinen Schirmdeckel. Zu

34、m Ein- und Ausbau der Baugruppe verfahren Sie wie folgt: ffnen des Gertes? Das Gert hochkant auf die beiden Griffe stellen und die vier Schrauben in den Gertefen lsen. Die Gertefe lassen sich nun entfernen. ? Den Gehusetubus vorsichtig nach oben abziehen. Gert ist nun offen. Baugruppe ausbauen und f

35、fnen ? Alle Steckverbindungen auf der Baugruppe lsen. ? HF-Kabel von X106 abschrauben. ? Die Befestigungsschrauben, die das Mainboard mit der Rckseite des Gerterahmens verbinden, lsen. ? Die Befestigungsschrauben (Kreuzschlitz) vom Mainboard lsen. Baugruppe kann jetzt schrg nach oben herausgezogen w

36、erden. ? Die Schirmdeckel der Baugruppe knnen nun abgeschraubt wer- den. ? Mit Hilfe des im Service-Kit enthaltenen Netzteilverlngerungska- bels kann die Baugruppe zur Fehlersuche in der sogenannten Servicestellung betrieben werden. Dazu sind die Steckverbindun- gen zur Fronteinheit wieder zu stecke

37、n, die Baugruppe kann an- schlieend senkrecht in die im Rahmen vorgesehenen Halte- Schlitze gesteckt werden. Baugruppe einbauen? Schritte in umgekehrter Reihenfolge wie oben beschrieben aus- fhren. SMLMainboard 1090.3500.001.15D-1 1.4Spezielle Megerte und Hilfsmittel Die in der folgenden Tabelle auf

38、gelisteten Gerte sind zum Prfen und zum Abgleich des Mainboards erforderlich. Tabelle 1-1 Mainboard spezielle Hilfsmittel Pos.GerteartErforderliche Eigen- schaften Geeignetes R OPU1“ ? Sicherstellen, da obige Fehlermeldungen nicht vorhanden sind. ? Sicherstellen, da keine internen Kalibrierungen feh

39、len. ? Modulcheck nach Abschnitt 1.6.1.5. ? berprfen Fensterkomparator U7 (Stromlaufblatt 42). MainboardSML 1090.3500.001.18D-1 1.5.3.2Kalibrierfehler Zunchst mu sichergestellt werden, da das Ausgangssignal 200 MHz der Referenz-PLL ordnungs- gem zur Verfgung steht (Signal VCO 200). Dies ist Vorausse

40、tzung fr smtliche Kalibrierungen des Synthesizers. Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung IF- Filter ? Modulcheck nach Abschnitt 1.6.1.3 durchfhren. Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung Main Loop ? Kalibrierung IF-Filter ausfhren. ? Modul

41、check nach 1.6.1.4 durchfhren Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung MULT-Filter ? Kalibrierung IF-Filter ausfhren ? Kalibrierung Main Loop ausfhren ? Modulcheck nach 1.6.1.4 durchfhren Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung Harm-Filter ? K

42、alibrierung IF-Filter, Main Loop und Mult Filter ausfhren ? Modulcheck nach 1.6.1.4 und 1.6.1.5 durchfhren Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung Level Preset ? Kalibrierung IF-Filter, Main Loop, Mult Filter und Harm Filter ausfhren ? Modulcheck nach 1.6.1.4 und 1.6.1.5

43、 durchfhren Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung LFGen Level ? Modulcheck nach 1.6.1.2 durchfhren Fehlermeldung:“ERROR! Press any key to go on !“ bei der Kalibrierung FM- Offset ? Kalibrierung LFGen Level ausfhren ? Modulcheck nach 1.6.1.2 durchfhren SMLMainboard 1090

44、.3500.001.19D-1 1.5.4Fehler Ausgangssignal RF_OUT an X106 (Mainboard) Die nun folgende Fehlerbeschreibung ist nur relevant, wenn keinerlei Fehler am Display angezeigt wer- den, bzw. wenn alle Kalibrierungen ordnungsgem ausgefhrt sind. Ansonsten ist die Fehlersuche beim entsprechend aufgefhrten Kapit

45、el durchzufhren. 1.5.4.1Fehler im CW-Mode Kein Pegel oder Fehler im Ausgangspegel Es ist zu beachten, da der Pegel an der Buchse X106 auf Grund der Einfgedmpfung der Eichleitung ca. 4-6 dB hher ist, als er im Display angezeigt wird (gilt nur fr eingestellte Pegel 5 dBm). ? Sicherstellen, da Pegelkor

46、rektur nicht abgeschaltet ist (Men Utilities:Calib:Level) bzw. User Correction (Men Level:Ucor) aktiviert ist. ? Modulcheck nach Abschnitt 1.6.1.5 durchfhren. ? Pegelregelung und Detektorlinearitt nach Abschnitt 1.6.2.10 prfen. Strhub zu gro (keine Nebenlinien) Nachprfen, ob das Referenzsignal bei 8

47、00 MHz ebenfalls zu hohen Strhub hat. Hierzu Signal an X109 (OUT800) messen. wenn Strhub zu gro: ? Modulcheck nach Abschnitt 1.6.1.3 durchfhren. Wenn Strhub in Ordnung: ? Modulcheck nach Abschnitt 1.6.1.4 durchfhren. ? Spannungsregelung Phasendetektor N16/V66 und Spannungsrege- lung DDS-Baustein N5/

48、V156/V235 nach Tabelle 1-7 berprfen (Stromlaufblatt 27, 28). ? Arbeitspunkt VCO V82, V83 in Main-PLL nach Tabelle 1-7 berprfen (Stromlaufblatt 25). Nebenlinien -70 dBc fr Ablagefrequenzen 10 kHz zum Trger Feststellen, ob Nebenlinien nur bei bestimmten Frequenzen auftreten. Hierzu Frequenz um 1 kHz v

49、erstimmen, und Ablagefrequenz der Nebenli- nie neu messen. Ablagefrequenz der Nebenlinie bleibt gleich: ? Modulcheck nach Abschnitt 1.6.1.3 durchfhren. ? Arbeitspunkt CRO800 berprfen (Stromlaufblatt 20). Ablagefrequenz der Nebenlinie verschiebt sich: ? Modulcheck nach Abschnitt 1.6.1.4 durchfhren. ? Spannungsregelung Phasendetektor N16/V66 und Spannungsrege- lung DDS-Baustein N5/V156/V235 nach Tabelle 1-7 berprfen (Stromlaufblatt 27,28). ? Phasendetektoroffset von 8.9 0.2 V an Knoten R364/R365 ber- prfen (Stromlaufblatt 28). Oberwellenabstand kleiner